

Architettura degli Elaboratori

Corso di Laurea in Informatica - AA 2002/2003

Organizzazione strutturata degli elaboratori

- Linguaggi, livelli e macchine virtuali

Struttura degli elaboratori

- Componenti principali di un elaboratore
- Interconnessioni: caratteristiche ed esempi
- Processori: caratteristiche ed esempi
- Memoria principale e cache: caratteristiche ed esempi
- Memoria secondaria: caratteristiche ed esempi
- Gerarchie di memoria
- Periferiche di ingresso/uscita

Livello della logica digitale

- Transistor
- Algebra booleana
- Porte logiche: NOT, NOR, NAND, OR, AND, XOR
- Circuiti: multiplexer, decodificatore, comparatore, shifter, sommatore, unità aritmetico-logica (ALU)
- Clock, latch, flip-flop, memoria statica, memoria dinamica
- Bus: arbitraggio, bus sincroni, bus asincroni, pipelining; cicli di lettura e scrittura del bus PCI
- Interruzioni e accesso diretto in memoria
- Chip di input/output; input/output mappato in memoria

Livello della microarchitettura

- Microarchitettura di riferimento
- Data path: ALU, bus e registri
- Data path: sincronizzazione
- Data path: interfaccia con la memoria principale
- Linee di controllo del data path
- Microistruzioni
- Control store
- Sincronizzazione di data path e control store
- Microistruzioni e micro assembly language
- Livello ISA di riferimento: IJVM
- Microprogramma per IJVM
- Analisi delle prestazioni: terzo bus e unità per il fetch delle istruzioni; modifica del microprogramma
- Microarchitettura a pipeline; modifica del microprogramma; dipendenze
- Predizione di salto, esecuzione fuori ordine, esecuzione speculativa
- Cache direct mapped e set-associative

Livello ISA

- Caratteristiche delle istruzioni ISA
- Tipi di istruzioni
- Registri
- Tipi di dati
- Indirizzamento
- Formati delle istruzioni ed esempi

Livello assembler

- Assemblaggio, collegamento e caricamento

Testi di riferimento

- [Materiale didattico](#)
- A. S. Tanenbaum, Architettura dei Computer, Quarta edizione, UTET Libreria, 2000